In der Schaltung werden 4 Eingänge eines 8fach In Moduls
auf jeweils einen Inverter geschaltet zur Mailausgabe.



Die Ausgänge des Moduls gehen auf Logger-Eingang 1-4
die entsprechenden Ausgänge der Inverter auf Logger-Eingang 5-8

In der Nacht, um 03:41 Uhr wurde ein neuer Kalendertag angelegt
(warum auch immer) wobei die geloggten Signale sehr fraglich sind.



So wurden um 03:41:07.651 alle Signale mit logisch 1 geloggt
obwohl die Eingänge 1 und 5, 2 und 6 usw. immer komplementär
sein müssten.

Wo liegt der Fehler, beim Inverter oder Logger?

Gruß
Atmega1284

Anhänge

logger.jpg (53,6 KB)

view.jpg (356,9 KB)

Hi,

ich kann mir das nur so vorstellen, das da irgendwie ein reset war, so das die Logic neu gestartet wurde.
Wenn ich das richtig deute, war 14ms später wieder alles in Ordnung. Vielleicht ist der Logger einfach zu schnell und erfasst auch die Pegel während der Initialisierung... nur so eine Idee...

Gruß Netti
_________________________
Desto mehr ich weiß, weiß ich, das ich nichts weiß!

Hallo,
das wird ein Fehler im Bus sein den Chesterfield schon hatte. Der Fehler wurde behoben und ist im nächsten Update beseitigt.

MfG
TROPBY
_________________________
Elektronik2000.de | Software-Entwickler

alles klar, Dank an beide.

Gruß
Atmega1284